Dr. Julio César Vázquez
Julio César Vázquez es un ingeniero altamente capacitado y experimentado, con un fuerte enfoque en la innovación tecnológica y la resolución de problemas. Su experiencia radica en el diseño de hardware de sistemas electrónicos, con un énfasis particular en el diseño y test de Circuitos Integrados (IC) Digitales.
El Dr. Vázquez obtuvo sus grados de Doctorado y Maestría en Ciencias del Instituto Nacional de Astrofísica, Óptica y Electrónica (INAOE). Su especialización en el Diseño de Circuitos Integrados VLSI (Very Large Scale Integration). Su tesis doctoral recibió un reconocimiento significativo, siendo galardonada por un comité de expertos internacionales en diseño y pruebas de IC como la mejor tesis doctoral en el Latin-American Test Workshop celebrado en Fortaleza, Brasil, en 2014.
Ha sido autor de múltiples artículos científicos publicados en revistas y conferencias internacionales.
A lo largo de sus estudios de maestria y doctorado, así como su incursión en la industria, ha acumulado una gran experiencia en las siguientes áreas:
- Diseño y Verificación VLSI: Empleó el flujo de diseño VLSI pre-silicio para diseñar estructuras digitales, validarlas tanto funcional como temporalmente y aplicar las propuestas de optimización de rendimiento desarrolladas en su tesis doctoral.
- Diseño de Sistemas Electrónicos: Diseñó de sistemas electrónicos analógicos, digitales y mixtos.
- Sistemas Embebidos: Desarrolló firmware embebido para diseños basados en microcontroladores.
- Internet de las cosas (IoT): Desarrolló soluciones que integran y comunican diversos dispositivos de tecnologías de IoT.
Sus contribuciones a la investigación científica y aplicaciones prácticas en la industria demuestran su capacidad para impulsar avances tecnológicos y resolver problemas de ingeniería complejos.
Habilidades Relevantes
Diseño y Verificación VLSI
Diseño de hardware
Diseño de firmware
Cursos realizados
En el marco de la formación continua indispensable para un ingeniero especializado en el desarrollo tecnológico, se han realizado diversos cursos que refuerzan y actualizan las competencias profesionales. A continuación, se presenta un listado de los cursos más relevantes, completados a través de plataformas virtuales, que han contribuido significativamente al fortalecimiento del perfil profesional.
- Diseño de Circuitos Electónicos:
- Sistemas Embebidos:
- Internet de las cosas:
- Inteligencia Artificial y Machine Learning:
- Automotriz:
Revistas y Journals Científicos:
1. Process Variations-Aware Statistical Analysis Framework for Aging Sensor Insertion
Resumen: A medida que la tecnología de procesos continúa reduciéndose, las Variaciones de Proceso y los efectos de Envejecimiento tienen un impacto cada vez mayor en la confiabilidad y el rendimiento de los circuitos fabricados. Los efectos de envejecimiento producen una degradación del rendimiento a medida que avanza el tiempo. Esta tasa de degradación depende de: a) las condiciones operativas y b) los parámetros tecnológicos estáticos definidos en el proceso de fabricación. Además, el rendimiento de los sistemas electrónicos para aplicaciones críticas de seguridad que operan durante muchos años en entornos adversos es más susceptible de ser impactado por el envejecimiento. Para garantizar una operación segura en tecnologías avanzadas, el monitoreo del envejecimiento debe realizarse en el chip utilizando sensores de envejecimiento integrados. El propósito de este trabajo es presentar una metodología para determinar la ubicación correcta para la inserción de sensores de envejecimiento, considerando el impacto combinado de las variaciones de proceso (PV) y los efectos de envejecimiento. Para implementar la metodología se ha desarrollado un marco y herramientas de Análisis Estadístico de Tiempos basado en rutas. Se muestra que la reorganización de rutas de demora, asociada con PV y envejecimiento, puede justificar la inserción de algunos sensores adicionales para cubrir demoras anormales de rutas de señal que se vuelven críticas durante la operación prolongada del sistema.
2. Delay sensing for long-term variations and defects monitoring in safety-critical applications
Resumen: El impacto de las variaciones paramétricas en el rendimiento de los circuitos digitales está aumentando en los Circuitos Integrados (IC) de nanómetros, es decir, las variaciones de Proceso, voltaje de suministro de energía y temperatura (PVT). Además, el envejecimiento del circuito también impacta en el rendimiento del circuito, especialmente debido al efecto de Inestabilidad de la Temperatura de Polarización Negativa (NBTI). Un número creciente de defectos físicos se manifiestan como fallos de retardo (en producción o durante la vida útil del producto). El monitoreo de retardo en línea, en el chip, como técnica de predicción de fallos de circuito, puede ser una solución atractiva para garantizar una operación correcta en aplicaciones críticas de seguridad. La operación segura puede ser monitoreada mediante la detección predictiva de fallos de retardo. Se propone una metodología de monitoreo de retardo y un nuevo sensor de retardo (para ser insertado selectivamente en ubicaciones clave del diseño y activado según los requisitos del usuario), y se presenta un diseño de 65 nm. El sensor propuesto es programable, lo que permite el monitoreo de retardo para una amplia gama de valores de retardo, y ha sido optimizado para exhibir baja sensibilidad a las variaciones inducidas por PVT y envejecimiento. Se han utilizado dos modelos de MOSFET: BPTM y ST. Como se pueden monitorear retrasos anormales, independientemente de su origen, se puede identificar el impacto tanto de las variaciones paramétricas como de los defectos físicos en el rendimiento del circuito. Los resultados de la simulación muestran que el sensor es efectivo para identificar estos retrasos anormales, debido al envejecimiento inducido por NBTI y a los defectos de apertura resistiva.
3. Testing of Stuck Open Faults in Nanometer Technologies
Resumen: Las aberturas se han convertido en un mecanismo de defecto importante en las tecnologías modernas. Un tipo de defecto abierto de gran preocupación se llama defecto de CMOS atascado abierto (SOF). Los SOF son difíciles de probar porque requieren al menos una secuencia de dos vectores. Desafortunadamente, la detección de prueba de este defecto se realiza por casualidad: ya sea por una secuencia afortunada de vectores en una prueba funcional, una prueba de voltaje para fallos de atascamiento o de retardo, o por casualidad en una prueba IDDQ. El análisis de fallos puede experimentar mediciones aparentemente contradictorias, lo que hace que el análisis sea frustrante. La presencia de SOFs puede invalidar algunos fallos de transición. Este artículo muestra cómo los circuitos integrados (IC) implementados en tecnologías que tienen baja capacitancia de nodo de señal que interactúan con las corrientes de fuga del transistor pueden alterar el comportamiento clásico de SOF, lo que presenta un desafío de detección aún más complejo. Los resultados muestran que las corrientes de fuga en los nodos de salida de SOF introducen más variables que complican aún más la detección. Los resultados también muestran que el ruido normal de los IC puede introducir una respuesta de salida ruidosa que puede o no ser correcta.
Conferencias Internacionales:
4. Programmable Aging Sensor for Automotive Safety-Critical Applications
Resumen: Los sistemas electrónicos para aplicaciones automotrices críticas para la seguridad deben operar durante muchos años en entornos adversos. Los problemas de confiabilidad están empeorando con la reducción de escala de los dispositivos, mientras que los requisitos de rendimiento y calidad están aumentando. Uno de los problemas clave de confiabilidad es la degradación del rendimiento a largo plazo debido al envejecimiento. Para una operación segura, el monitoreo del envejecimiento debe realizarse en el chip, utilizando sensores de envejecimiento integrados (activados de vez en cuando). El propósito de este artículo es presentar un nuevo sensor de envejecimiento nanométrico programable. El sensor de envejecimiento propuesto permite varios niveles de predicción de fallos en el circuito y presenta baja sensibilidad a las variaciones de PVT (Proceso, voltaje de suministro de energía y temperatura). Se presentan resultados de simulación con un diseño de sensor de 65 nm, que confirman la utilidad de la solución propuesta.
5. Low Sensitivity to Process Variations Aging Sensor for Automotive Safety Critical Applications
Resumen: En este artículo, la predicción de fallos en el circuito mediante la degradación del tiempo se utiliza para monitorear el envejecimiento de los semiconductores, que es un problema crítico de seguridad en el mercado automotriz. Los problemas de confiabilidad y variabilidad están empeorando con la reducción de escala de los dispositivos. Para una operación segura, proponemos el monitoreo del envejecimiento en línea y en el chip. Se propone un nuevo sensor de envejecimiento (para ser insertado selectivamente en ubicaciones clave del diseño y activado de vez en cuando). El sensor de envejecimiento es un sensor de retardo programable, que permite la toma de decisiones para varios grados de severidad en el proceso de envejecimiento. Detecta retrasos anormales, independientemente de su origen. Por lo tanto, puede descubrir el envejecimiento normal (es decir, debido a NBTI) y fallos de retardo debido a defectos físicos activados por la operación prolongada del circuito. El sensor de envejecimiento propuesto ha sido optimizado para presentar baja sensibilidad a las variaciones de PVT (Proceso, voltaje de suministro de energía y temperatura). Se presentan resultados de simulación con un diseño de sensor de 65 nm, que confirman su utilidad y su baja sensibilidad, en particular a las variaciones del proceso.
6. Stuck-Open Fault Leakage and Testing in Nanometer Technologies
Resumen: El fallo de stuck-open (SOF) es un mecanismo de fallo difícil y grave, único de la tecnología CMOS. Su detección requiere un par específico de vectores que examina cada transistor en la puerta lógica en busca de un defecto abierto en su drenaje y/o fuente. En este trabajo se muestra que este mecanismo de fallo está muy presente y es relevante para las tecnologías modernas. Las pequeñas capacitancias de la tecnología de nanómetros y el aumento de las corrientes de fuga resultan en descargas más rápidas del nodo de alta impedancia flotante, lo que hace que la detección del fallo sea más difícil. Se propone una estrategia de vectores de prueba para mejorar la detección de este fallo en tecnologías con fugas de corriente en la puerta.
Ponencias en Conferencias Internacionales:
1. Aging Robust Monitoring and techniques to improve Performance on Digital Systems
Resumen: A medida que la tecnología de procesos continúa reduciéndose, las Variaciones de Proceso y los efectos de Envejecimiento tienen un impacto cada vez mayor en la confiabilidad y el rendimiento de los circuitos fabricados. Los efectos del envejecimiento producen una degradación del rendimiento a medida que avanza el tiempo. Esta tasa de degradación depende de: a) las condiciones operativas y b) los parámetros tecnológicos estáticos definidos en el proceso de fabricación. Además, el rendimiento de los sistemas electrónicos para aplicaciones críticas de seguridad que operan durante muchos años en entornos adversos es más propenso a verse afectado por el envejecimiento. Para garantizar una operación segura en tecnologías avanzadas, el monitoreo del envejecimiento debe realizarse en el chip utilizando sensores de envejecimiento integrados. El propósito de este trabajo es presentar una metodología para determinar la ubicación correcta para la inserción de sensores de envejecimiento, considerando el impacto combinado de las variaciones de proceso (PV) y los efectos del envejecimiento. Para implementar la metodología, se han desarrollado un marco de Análisis Estadístico de Tiempos basado en rutas y herramientas. Se muestra que la reordenación de rutas de retardo, asociada con PV y Envejecimiento, puede justificar la inserción de algunos sensores adicionales para cubrir retardos anormales de las rutas de señal que se vuelven críticas durante la operación prolongada del sistema.
En este taller, Julio César Vázquez presentó los resultados más importantes de su tesis doctoral. Después de evaluar todas las tesis doctorales presentadas en este taller, un comité de evaluadores expertos decidió otorgar a esta disertación el premio a la mejor tesis doctoral.
El certificado de este reconocimiento es mostrado a continuación:
2. Low Sensitivity to Process Variations Aging Sensor for Automotive Safety Critical Applications
Este artículo fue presentado en el VLSI Test Symposium y también fue seleccionado para una presentación oral. Por lo tanto, este artículo también se incluye aquí. El resumen de este artículo se puede mostrar en la 5ª posición de la sección anterior.
Presentaciones en Universidades:
Consideraciones en el Diseño de Hardware-Firmware para IoT en aplicaciones de Logística y Transporte
Resumen: Esta conferencia se impartió en el Tecnológico de Monterrey campus Puebla. En ella se abordó acerca de los aspectos más importantes que deben ser tomados en cuenta a la hora de diseñar sistemas de Internet of Things (IoT) aplicados a la industria de la Logística y Transporte.
Tópicos Avanzados en el Diseño Electrónico y Tecnología de Semiconductores.
Resumen: Este seminario se impartió en la Universidad Tecnológica de Querétaro. Se habló de las consideraciones a ser tomadas en cuenta cuando se desarrollan sistemas electrónicos basados en microcontroladores. Se presentaron buenas prácticas en: a) diseño de hardware, especificamente a la hora de diseñar los reguladores de voltaje y b) en diseño del firmware para sistemas gobernados por microcontroladores.
Spanish 
English